这两天刚好在自学计组,打算从零开始搓计算机,ALU什么就不说了,稍微记录下RAM仿真。
两片65642相连拓展至16位;
注意到E1始终接地,E2接时钟,控制芯片使能。
WG逻辑相反(写入和读取)。
时钟信号来源于经典的555电路:
测试使用以下电路,输出3.4v左右故增加与门。
测试写入读取均正常。
测试写入读取均正常。
这两天刚好在自学计组,打算从零开始搓计算机,ALU什么就不说了,稍微记录下RAM仿真。
两片65642相连拓展至16位;
注意到E1始终接地,E2接时钟,控制芯片使能。
WG逻辑相反(写入和读取)。
时钟信号来源于经典的555电路:
测试使用以下电路,输出3.4v左右故增加与门。
测试写入读取均正常。
测试写入读取均正常。